?S PN=08045874 S1 1 PN=08045874 ?T 1/5

1/5/1 DIALOG(R)File 347:JAPIO (c) JPO & JAPIO. All rts. reserv.

05090374 SEMICONDUCTOR DEVICE

PUB. NO.: 08-045874 [JP 8045874 A] PUBLISHED: February 16, 1996 (19960216) INVENTOR(s): MOTOFUSA KEIICHIROU

APPLICANT(s): MITSUMI ELECTRIC CO LTD [000622] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 06-197421 [JP 94197421] FILED: July 30, 1994 (19940730)

INTL CLASS: [6] H01L-021/28; H01L-021/3205; H01L-029/872; H01L-021/331;

H01L-029/73

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

# **ABSTRACT**

PURPOSE: To restrain the generation of Al alloy spikes by forming a window part in an oxide film on a semiconductor substrate and forming a metal layer comprising a Al-Si layer of a specified silicon content on the top of this window part.

CONSTITUTION: After an insulation layer 19 of an oxide film is formed on the surface of a semiconductor substrate device 11, a window part is formed on an electrode take-out part of this insulation layer 19. An n(sup -)-type layer 14 and an n(sup +)-type layer 18 surrounded by a semiconductor layer in the lower part, namely, an n(sup +)-type diffusion layer 17a of a bipolar transistor, a p-type diffusion layer 15, an n(sup +)-type diffusion layer 16, and a p-type layer 15' of a Schottky barrier diode, are exposed, and a metallic layer 20 is formed on the top of it. This enables take-out electrodes 20, 20b, and 20c to be formed by the metallic layer 20 in the bipolar transistor. The metallic layer 20 here does not comprise pure-Al but Al-Si of a silicon content under 1%.

# (12) 公 開 特 許 公 報(A)

庁内整理番号

(11)特許出願公開番号

# 特開平8-45874

(43)公開日 平成8年(1996)2月16日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

H 0 1 L 21/28

301 M

N

21/3205 29/872

H 0 1 L 21/88

. S

29/48

未請求 請求項の数2 FD (全 4 頁) 最終頁に続く

(21) 出願番号

特願平6-197421

(71) 出願人 000006220

ミツミ電機株式会社

東京都調布市国領町8丁目8番地2

(22) 出願日

平成6年(1994)7月30日

(72) 発明者 本房 敬市郎


神奈川県厚木市酒井1601 ミツミ電機株式 会社厚木事業所内

# (54) 【発明の名称】 半導体装置

# (57) 【要約】

【目的】本発明は、A 1 アロイスパイクの発生が抑制され、微細化が可能になると共に、ショットキーバリアダイオードの低い順方向電圧が得られるようにした、半導体装置を提供することを目的とする。

【構成】表面に酸化膜19が形成された半導体基板12上に関して、酸化膜に窓部を形成して、該窓部にて酸化膜の下方の半導体層17a,15,16,14',18を露出させ、該窓部の上に金属層20を形成することにより、取出し電極20a,20b,20c,20eまたは配線パターンを構成すると共に、該金属層20dと半導体層14'との間に整流性接合Cを構成するようにした、半導体装置において、上記金属層が、シリコン含有率1%以下のA1-Si層から成るように、半導体装置を構成する。



## 【特許請求の範囲】

【請求項1】 表面に酸化膜が形成された半導体基板上 に関して、酸化膜に窓部を形成して、該窓部にて酸化膜 の下方の半導体層を露出させ、該窓部の上に金属層を形 成することにより、取出し電極または配線パターンを構 成するようにした、半導体装置において、

1

上記金属層が、シリコン含有率1%以下のAI-Si層 から構成されていることを特徴とする、半導体装置。

表面に酸化膜が形成された半導体基板上 【請求項2】 に関して、酸化膜に窓部を形成して、該窓部にて酸化膜 の下方の半導体層を露出させ、該窓部の上に金属層を形 成することにより、該金属層と半導体層との間に整流性 接合を構成するようにした、半導体装置において、 上記金属層が、シリコン含有率1%以下のAl-Si層 から構成されていることを特徴とする、半導体装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、半導体装置の表面に酸 化膜を介して金属層を形成して、取出し電極または配線 パターンを形成し、あるいは整流性接合を構成するよう にした、半導体装置に関するものである。

#### [0002]

【従来の技術】従来、バイポーラトランジスタ及びショ ットキーパリアダイオードを含む半導体装置は、例えば 図2に示すように構成されている。即ち、図2におい て、半導体装置1は、バイポーラトランジスタの領域A (図2の左側) においては、p 型シリコン基板2の表 面に対して、熱拡散等によって n<sup>+</sup>型埋込層 3 を形成 し、該基板2の表面全体に亘ってエピタキシャル成長等 によりn 型層4を形成した後に、該n 型層4の周囲に p<sup>†</sup>型層2a, 2bを形成することにより、上記n 型層 4を分離し、続いて、該n 型層4の表面に、熱拡散に よりp型拡散層 5 を形成すると共に、該p型拡散層 5 と p<sup>+</sup>型層2bの間の領域に、熱拡散により n<sup>+</sup>型拡散層6 を形成し、さらに該p型拡散層5の表面に、熱拡散によ り n <sup>+</sup>型拡散層 7 a を形成することにより、パイポーラ トランジスタが構成されている。

【0003】また、バイポーラIC1の領域B(図2の 右側)においては、p型シリコン基板 2 の表面に対し て、熱拡散等によって n \* 型埋込層 3 \* を形成し、該基 板 2 の表面全体に亘ってエピタキシャル成長等により n 型局4'を形成した後に、上記 n 型局4'の n †型埋 込居 3'の上方領域の周囲に、熱拡散により p 型層 5' を形成すると共に、該p型層5'の側方にて、該n型 層4'の表面に、熱拡散により n'型層 8 を形成するこ とにより、ショットキーバリアダイオードが構成されて いる。

【0004】このように構成された半導体装置1は、さ らに、その表面に酸化膜による絶縁層9を形成した後、 該絶縁層 9の電極取出し部分に窓部を形成して、下方の

半導体層、即ちバイポーラトランジスタの n <sup>+</sup> 型拡散層 7a,p型拡散層5及びn<sup>+</sup>型拡散層6と、ショットキ ーパリアダイオードの p型層 5'に包囲された n 型層 4' 及び n + 型層 8 を露出させ、その上から、金属層 1 0 を形成する。これにより、バイポーラトランジスタに おいては、金属層10により、取出し電極10a,10 b, 10 c が形成されることになり、またショットキー バリアダイオードにおいては、金属層10により、電極 10 dとその下方のn 型層 4'の間に、整流性接合が 構成されると共に、取出し電極10eが形成されること になる。さらに、その上から保護層を被せることによ り、半導体装置1が完成するようになっている。

【0005】かくして、半導体装置1のうち、パイポー ラトランジスタは、p型拡散層 5 がペースとして、n・ 型拡散層 6 がコレクタとして、さらに n \* 型拡散層 7 a がエミッタとして、それぞれ作用するようになってい る。また、ショットキーバリアダイオードは、電極10 dと下方のn 型層4' がショットキーパリアを構成 し、さらに金属層10eが取出し電極として作用し、そ の際、p型層 5'がガードリングとして作用することに より、電界集中による逆方向リーク電流を緩和するする ようになっている。

【0006】ここで、上記金属層10は、一般的には、 Siを含有していない純粋アルミニウム金属(pure ーA I)から構成されている。これにより、ショットキ ーバリアダイオードに関しては、比較的低い順方向電圧 が得られるようになっている。

#### [0007]

【発明が解決しようとする課題】しかしながら、このよ うな構成の半導体装置1においては、金属層10として pure-Alが使用されていることから、該金属層 1 0 のシンタリング等の熱処理の際に、半導体層の S i が A1内に吸い込まれることにより、所謂A1アロイスパ イクが発生することがある。このAIアロイスパイク は、場合によっては、金属層10の下方の半導体層を貫 通することもあり、半導体装置1全体の微細化を妨げる ことになる。

【0008】さらに、バイポーラトランジスタに関して は、金属居10による各電極10a,10b,10c が、A1アロイスパイクにより、それぞれn<sup>+</sup>型層7 a, n<sup>+</sup>型層6を貫通して、その下のp型層5やn 型層 4に直接に接触してしまうと、バイポーラトランジスタ が構成され得なくなってしまう。また、ショットキーバ リアダイオードに関しては、AIアロイスパイクによっ て、金属層10dとn゚型層4′の境界面が乱れること になり、ショットキーバリアダイオードの特性が損なわ れてしまうという問題があった。

【0009】本発明は、以上の点に鑑み、Alアロイス パイクの発生が抑制され得るようにした、半導体装置を 提供することを目的としている。

#### [0010]

【課題を解決するための手段】上記目的は、本発明によれば、表面に酸化膜が形成された半導体基板上に関して、酸化膜に窓部を形成して、該窓部にて酸化膜の下方の半導体層を露出させ、該窓部の上に金属層を形成することにより、取出し電極または配線バターンを構成するようにした、半導体装置において、上記金属層が、シリコン含有率1%以下のA1-Si層から構成されていることを特徴とする、半導体装置により、達成される。

【0011】また、上記目的は、本発明によれば、表面に酸化膜が形成された半導体基板上に関して、酸化膜に窓部を形成して、該窓部にて酸化膜の下方の半導体層を露出させ、該窓部の上に金属層を形成することにより、該金属層と半導体層との間に整流性接合を構成するようにした、半導体装置において、上記金属層が、シリコン含有率1%以下のA1-Si層から構成されていることを特徴とする、半導体装置により、達成される。

### [0012]

【作用】上記構成によれば、取出し電極または配線パターンあるいは整流性接合を構成する金属層が、pureーA1ではなく、シリコン含有率1%以下のA1ーSi層から構成されているので、該金属層のシンタリング等の熱処理の際に、半導体層のシリコンが、金属層に吸い込まれるようなことはなく、A1アロイスパイクの発生が抑止され得る。

【0013】従って、半導体装置の徴細化が可能になる、即ち、バイポーラトランジスタの場合には、各半導体層が確実に構成され得ることになり、またショットキーバリアダイオードの場合には、比較的低い順方向電圧が得られることになる。

【0014】尚、金属層が、上記条件から外れて、シリコン含有率1%以上のAl-Siから構成されている場合には、Alアロイスパイクの発生は抑止されるものの、順方向電圧が高くなってしまうので、ショットキーバリアダイオードとしての特性が劣化してしまうことになる。

### [0015]

【実施例】以下、図面に示した実施例に基づいて、本発明を詳細に説明する。図1は、本発明を適用したバイポーラトランジスタ及びショットキーバリアダイオードを含む半導体装置の一実施例を示している。

【0016】図1において、半導体装置11は、バイポーラトランジスタの領域A(図1の左側)においては、p型シリコン基板12の表面に対して、熱拡散等によってn<sup>+</sup>型埋込層13を形成し、該基板12の表面全体に亘ってエピタキシャル成長等によりn型層14を形成した後に、該n型層14の周囲にp<sup>+</sup>型層12a,12bを形成することにより、上記n型層14を分離し、続いて、該n型層14の表面に、熱拡散によりp型拡散層15を形成すると共に、該p型拡散層15とp50

†型層12bの間の領域に、熱拡散によりn<sup>†</sup>型拡散層16を形成し、さらに該p型拡散層15の表面に、熱拡散によりn<sup>†</sup>型拡散層17a及びp<sup>†</sup>型拡散層17bを形成することにより、バイポーラトランジスタが構成されている。

【0017】また、バイポーラIC11の領域B(図1の右側)においては、p型シリコン基板12の表面に対して、熱拡散等によってn<sup>†</sup>型埋込層13<sup>†</sup>を形成し、該基板12の表面全体に亘ってエピタキシャル成長等によりn型層14<sup>†</sup>を形成した後に、上記n型層14<sup>†</sup>のn<sup>†</sup>型埋込層13<sup>†</sup>の上方領域の周囲に、熱拡散によりp型層15<sup>†</sup>を形成すると共に、該p型層15<sup>†</sup>の側方にて、該n型層14<sup>†</sup>の表面に、熱拡散によりn型層18を形成することにより、ショットキーバリアダイオードが構成されている。

【0018】このように構成された半導体装置11は、 さらに、その表面に酸化膜による絶縁層19を形成した 後、該絶縁層19の電極取出し部分に窓部を形成して、 下方の半導体層、即ちバイポーラトランジスタの n+型 拡散層17a,p型拡散層15及びn+型拡散層16 と、ショットキーバリアダイオードのp型層15°に包 囲されたn 型層14'及びn'型層18を露出させ、そ の上から、金属層20を形成する。これにより、バイポ ーラトランジスタにおいては、金属層20により、取出 し電極20a,20b,20cが形成されることにな り、またショットキーバリアダイオードにおいては、金 属層20により、電極20dとその下方の n 型層1 4'の間に、整流性接合Cが構成されると共に、取出し 電極20eが形成されることになる。さらに、その上か ら保護層を被せることにより、半導体装置11が完成す るようになっている。

【0019】上記構成は、図2に示した従来の半導体装置1と同様の構成であるが、本発明実施例による半導体装置11においては、上記金属層20は、pure-A1ではなく、シリコン含有量1%以下のA1-Siから構成されている。

【0020】本発明による半導体装置10は、以上のように構成されており、半導体装置11のうち、バイポーラトランジスタは、p型拡散層15がベースとして、n<sup>†</sup>型拡散層16がコレクタとして、さらにn<sup>†</sup>型拡散層17aがエミッタとして、それぞれ作用するようになっている。また、ショットキーバリアダイオードは、電極20dと下方のn型層14<sup>†</sup>の間の整流性接合Cがショットキーバリアを構成し、さらに金属層20eが取出し電極として作用し、その際、p型層15<sup>†</sup>がガードリングとして作用することにより、電界集中による逆方向リーク電流を緩和するするようになっている。

【0021】ここで、金属層20は、シリコン含有量1 %以下のA1-Siから構成されているので、該金属層 20のシンタリングまたはメタライズ等の熱処理の際

に、絶縁膜19を構成するシリコン酸化膜のシリコン が、金属層20に吸い込まれるようなことはない。従っ て、Alアロイスパイクの発生が抑止され得る。

【0022】これにより、バイポーラトランジスタの場 合には、Alアロイスパイクが各半導体層17a,16 (特に半導体層17a) を貫通することがないので、バ イポーラトランジスタが確実に構成され得ることにな る。また、ショットキーバリアダイオードの場合には、 A1アロイスパイクが金属層20dcn 型層14′の 間のショットキーバリアを乱すことがないので、比較的 低い順方向電圧が得られることになる。かくして、半導 体装置11の微細化が可能になる。

【0023】尚、金属層20が、上記条件から外れて、 シリコン含有率1%以上のAlーSiから構成されてい る場合には、AIアロイスパイクの発生は抑止されるも のの、順方向電圧が高くなってしまうので、ショットキ ーパリアダイオードとしての特性が劣化してしまうこと になる。

【0024】上記実施例においては、半導体装置11と して、バイポーラトランジスタ及びショッキトーバリア ダイオードの場合について説明したが、これに限らず、 A1-Siアロイスパイクの発生により、構成または動 作が損なわれるような、他の任意の構成の半導体装置に 対して、本発明を適用し得ることは明らかである。

[0025]

【発明の効果】以上述べたように、本発明によれば、取 出し電極または配線パターンあるいは整流性接合を構成 する金属層が、pure-Alではなく、シリコン含有

率1%以下のAI-Si屬から構成されているので、A 1 アロイスパイクの発生が抑止され得ることになり、半 導体装置の微細化が可能になる。

·【0026】かくして、本発明によれば、A1アロイス パイクの発生が抑制され、微細化が可能になると共に、 ショットキーバリアダイオードの低い順方向電圧が得ら れるようにした、極めて優れた半導体装置が提供され得 ることになる。

【図面の簡単な説明】

【図1】本発明による半導体装置の一実施例を示す機略 断面図である。

【図 2】 従来の半導体装置の一例を示す概略断面図であ

【符号の説明】

14, 14'

1 1 半導体装置

1 2 p 型シリコン基板

12a, 12b p<sup>+</sup>型分離層

13, 13' n<sup>+</sup>型埋込局

n 型層 (半導体層) 15, 15' p型拡散層

16, 17, a, 18 n+型拡散層 (半導体層)

1 9 絶縁膜 (酸化膜)

20 金属層(Al-Si層)


20a, 20b, 20c, 20e 金属層 (A1-

Si局)


20 d 金属層 (AI-Si層)

C 整流性接合

【図1】



【図2】



フロントページの続き

(51) Int. C1. 6

識別記号 庁内整理番号

FI

技術表示箇所

H 0 1 L 21/331 29/73

H01L 29/72

THIS PAGE BLANK (USPTO)

(54) A / WIRE FOR BONDING SEMICONDUCTOR ELEMENT (11) 60-95947 (A) (43) 29.5.1985 (19) JP (21) Appl. No. 58-203872 (22) 31.10.1983 (71) TANAKA DENSHI KOGYO K.K. (72) YASUO FUKUI (51) Int. Cl<sup>2</sup>. H01L23/48

PURPOSE: To obtain an A1 small-gage wire having excellent joining characteristics by the addition of small amounts of two kinds of selected elements by the synergism of the addition by adding the elements to A1 having high purity.

CONSTITUTION: 0.0015~0.005wt% Si and 0.0015~0.005wt% Mg are added to A1 having not less than 99.9% purity, and both contents are kept within a range of 0.003~0.008wt%. When the A1 alloy is melted and casted, wire-drawn to form an A1 wire having 0.1~0.5mm \$\phi\$ diameter and thermally treated (350°C and 30min), the A1 wire obtained simultaneously has tensile strength and hardness proper to joining. to joining.

# ⑩日本国特許庁(JP)

① 特許出願公開

# ⑫公開特許公報(A)

昭60-95947

(全2頁)

(i)Int Cl 4 H 01 L 23/48

識別記号

庁内整理番号 6732-5F

❸公開 昭和60年(1985)5月29日

未請求 発明の数 1

❷発明の名称 半導体素子のボンディング用AI線

> (2)特 願 昭58-203872

❷出 願 昭58(1983)10月31日

72举

東京都中央区日本橋茅場町2-6-6 田中電子工業株式

会社内

砂出 田中電子工業株式会社 70代理 弁理士 早川

東京都中央区日本橋茅場町2-6-6

審査請求

# 1. 発明の名称

半導体系子のボンディング用AL橡

# 2. 特許請求の範囲

線 径 が 〇 . 1 ~ 〇 . 5 mm Φ の ボンディン グ 用 A 人権であって、高純度A 人に 0 . 0 0 1 5 ~ 0.005 wt% のシリコン (Si,) と0.00 15~0.005 wt%のマグネシウム (Mg ) とを添加し、両者の含有量が0.003~ O . O O 8 wt % であることを特徴とする半導体 素子のポンディング用AL糠。

# 3. 発明の詳細な説明

本発明は半導体素子のポンティング用AL線、 詳しくは線径が0、1~0、5㎜中のポンディ ング用AL線の改良に関する。

従来、パワートランジスタ、サイリスタ等の 爲出力の半導体素子の配線用リード線として線 **僅がり、1~0、5 ★★中、一般的にはり、2~** Ö. 3mm中の高純度AL線が使用されている。

しかるに髙純度AL線は軟かすぎて所定の引 張り強度が行られないために、繰引き加工時お よび ボンディング作業時において 断線する不具 合があり、この引張り強度を改善するために高 れている.

しかしながら、ボンディング用AL線は引張 り強度を大きくして疑くなりすぎた場合には、 ボンティング時において、チップ割れを起した り、潰れ巾の不安定、ネック切れの原因となり、 'あるいは蚤加元素の幅折によってポンディング 強度がバラ付いて品質の安定が得られないなど ボンディング特性の低下をきたす不具合がある。 しかして木茂明は多くの実験結果よりポンデ

ィング特性に最適な機械的特性、詳しくは熱処 理(350℃、30分) 扱における人工権の引 張り強度が4.5~ 8.5 kg·/≋■・であるこ とを知り、該強度が得られる脈加元素及びその 森川量 (含有量)を求めたものである。

又、上記引張り強度を改善する添加元素は一